

Ce qu'on va faire :

Trois Séances cours/TD

- 1ère séance :
 - Aux origines des SoCs – Contraintes - Exemples
 - Exercices
 - Concepts de Soc
- 2ème et 3ème Séance
 - A- Les systèmes d'interconnexions
 - Bus AMBA
 - Bus Avalon
 - B- Développement de SoCs sur Environnement Altera
 - Nios II (Bref rappel) - Adressage/mot mémoire
 - Couche HAL
 - Quelques IP Core (PIO, PLL, TIMER, FIFO-ST - DMA)
 - Instruction personnalisée - Profiling
 - Composant personnalisé
 - Mode interruptible
- Cinq séances de travaux pratiques pour la mise en pratique
 - TP sur A-Cute Car

Tendances architecturales des systèmes embarqués


Alain MÉRIGOT

Université ParisSaclay

Brève histoire des ordinateurs

Les pionniers

- **Blaise PASCAL** (1623–1662) 1642 *Pascaline*
Première calculatrice mécanique
- **Gottfried LEIBNITZ** (1646–1716)
1670 Ajout des opérations de multiplication et division
- **Charles BABBAGE** (1791–1871) et **Ada LOVELACE** (1815–1852)
- 1850 La machine analytique : Première machine programmable





La bombe De l'Électromécanique - vers l'électronique

- 1943 : la **bombe** Alan TURING (1912–1954) & Gordon WICHMAN (1906–1985) (cryptographie) [Électromécanique]
- 1944 : **Colossus** Max NEWMAN (1897–1984) & Tommy FLOWERS (1905–1998) (cryptographie) [Tubes] (1 addition/s – 1500 tubes)
- 1944 : Mark I (Harvard) Howard AIKEN (1900–1973) [électromécanique] 1 addition/s
- 1946 ENIAC John MAUCHLY (1907–1980) et John PRESER ECKERT (1919–1995) (Un. Penn.) Entièrement électronique [tubes]
- 1 multiplication 2.2 s - Décimal (base 10) – programme câblé.
- 1947 EDVAC MAUCHLY, ECKERT et John VON NEWMAN (1903–1957) (U. Penn.) Premier ordinateur programmable (Base 2).
Programme enregistré en mémoire (*machine de von Neumann*)
- 1949 Manchester Mark-I Max NEWMAN (Un. Manchester) (Premier ordinateur commercialisé Ferranti Mark-I)

De l'Électromécanique - vers l'électronique

Caractéristiques de l'EDVAC (Von NewMan)

- 1000 mots de 44 bits (5ko)
- 6000 tubes
- 56kW
- 116 kHz
- 8 tonnes
- 45m²
- MTBF¹8h



¹Mean Time Between Failure

Brève histoire des ordinateurs

(cont.)

Ère des calculateurs à semi-conducteurs 1950-1970

1947 **Invention du transistor** (John BARDEEN (1908–1991) et William SHOCKLEY (1910–1989)) (Bell Labs)



En 1958, Jack Kilby (prix nobel 2000) inven

Apparition des premiers ordinateurs commerciaux
(IBM, Digital, CDC, Honeywell, etc)

Premiers systèmes d'exploitation **Multiprogrammation**

Premiers compilateurs (Fortran, John BACCHUS 1959)

Premiers **multiprocesseurs** (1970)



Mini ordinateur PDP-8 (Digital Equipment)

Brève histoire des ordinateurs

(cont.)


Apparition des circuits intégrés 1970–1980

1970 **4004** premier microprocesseur :
processeur 4 bits, 740 kHz
2300 transistors

1972 **8008**
premier processeur 8 bits 3500 trans.
300 kHz
premier micro-ordinateur Micral (R2E)
2ko RAM 1973

1974 **8080**
processeur 8 bits 4500 transistors, 2MHz

1978 **8086**
premier processeur 16 bits, 4.7/10Mhz
(0.33/0.75Mips) 29k trans. Utilisé dans
les premiers PC.



Le processeur 4004 d'Intel

1980-1990 **Processeurs pipeline**, processeurs de calcul flottant, caches, ...

1990-2000 Parallélisme d'instruction (superscalaire et VLIW), exécution spéculative, parallélisme de données (SIMD), ...

2000-2010 Parallélisme de thread, **multicoeurs**

2010+ Avènement des mobiles → « explosion de l'usage de » **system-on-chip** (SoC)

- ➡ - 1974, Texas Instruments avait lancé le TMS 1000, souvent considéré comme le premier microcontrôleur.
- **Le concept de SoC (System on a Chip) est apparu pour la première fois en 1974 dans l'industrie horlogère (Peter Stoll - Intel - puce 5810)**

Ère des processeurs intégrés 1980+

Ère des processeurs intelligents et spécialisés (2010 - 2026)

2010-2020 :

- Avènement des mobiles et domination du SoC
- Explosion de l'usage des System-on-Chip (SoC) intégrant CPU, GPU et modems.
- Généralisation de l'architecture ARM pour l'efficacité énergétique.

2020-2024 :

- Accélération de l'IA et Apple Silicon
- Intégration systématique de NPU (Neural Processing Units) au sein des SoC pour les tâches d'apprentissage automatique.
- Transition majeure vers le 3nm et 2nm pour la gravure des transistors.
- Succès des puces unifiées (ex: Apple M-Series) fusionnant mémoire vive et processeur pour une bande passante record.

2024-2026 : L'ère de l'ordinateur "AI-Native" et du Chiplet

- Architecture en Chiplets : Abandon du design monolithique pour des assemblages de plusieurs puces spécialisées sur un même support (utilisé massivement par AMD et Intel).
- Puces de calcul massif pour LLM : Domination des architectures de type "Tensor" et GPU massivement parallèles (NVIDIA Blackwell et successeurs) pour l'IA générative.
- Démocratisation du RISC-V : Montée en puissance de cette architecture libre comme alternative aux licences ARM et x86.
- Informatique durable : Focus sur le rapport Performance/Watt suite à l'explosion de la consommation énergétique des centres de données.

Les grandes classes de systèmes informatiques

1. Ordinateurs personnels (Client-side)

- Ordinateurs de bureau et portables IA : Équipés de processeurs hybrides intégrant des NPU (Neural Processing Units) performants pour exécuter des modèles de langage et de génération d'images localement.
- Stations de travail haute performance : Utilisées pour le développement local d'IA, le rendu 3D temps réel et l'informatique spatiale.
- Terminaux mobiles et Wearables : Smartphones, tablettes et lunettes de réalité mixte qui constituent aujourd'hui la principale interface informatique grand public.

Les grandes classes de systèmes informatiques

2. Serveurs de calcul et de stockage (Infrastructures)

- Supercalculateurs (HPC) : Dédiés à la recherche scientifique de pointe et aux simulations complexes.
- Data Centers (Cloud Computing) : Infrastructures massives fournissant la puissance nécessaire pour l'entraînement des modèles d'IA géants et le stockage de données à l'échelle mondiale.
- Edge Servers : Nouveaux serveurs de proximité situés au plus près de l'utilisateur pour réduire la latence des applications critiques (ex: jeux en streaming, chirurgie à distance).

3. Systèmes embarqués (Informatique enfouie)


- Embedded Systems classiques : Microcontrôleurs gérant des tâches simples dans l'électroménager ou l'industrie.
- Edge AI (IA embarquée) : Systèmes autonomes capables de prendre des décisions locales sans connexion au cloud, cruciaux pour les véhicules autonomes et la robotique collaborative.
- IoT (Internet des Objets) : Capteurs et actionneurs connectés formant des réseaux intelligents dans les villes (Smart Cities) et les usines (Industrie 5.0).



Worldwide Personal Computing Devices Forecast by Product Category, 2022Q1



Source: IDC 2022



Evolution des performances des processeurs

L'amélioration ne repose plus uniquement sur la fréquence (technologie), mais sur l'efficacité et la spécialisation.

1- Amélioration de la technologie :

- Augmentation du nombre de transistors/circuit (passage au 2nm).
- Réduction du temps de traversée (Fréquence de fonctionnement).
- Diminution de la consommation d'un transistor (enjeu critique de 2026).

2- Améliorations architecturales :

- Usage massif des Chiplets (plusieurs puces spécialisées sur un seul support) pour contourner les limites physiques de gravure.

3- Améliorations logicielles :

- Compilateurs optimisés pour le parallélisme massif et l'IA.

4- Demandes du marché :

- Forte pression pour la souveraineté technologique et les solutions basse consommation.


Aspect économiques et applicatifs

Des besoins croissants


Modèle économique piloté par la technologie (Intel)

De nombreuses applications nécessitent toujours plus de puissance de calcul (serveurs, ordinateurs personnels, embarqué haut de gamme).

Il suffit de produire des processeurs plus puissants et le marché suivra.




Il faut créer de nouveaux besoins par des applications.



Recherche de la *killer application*

Les systèmes deviennent de plus en plus complexes




5)

*SDV : Software-Defined Vehicles

Évolution de la taille des bases de code

Logiciel / Système	Taille 2015	Estimée - 2026	Observations
Firefox	~10	~35-40	Intégration moteur Rust, protocoles de sécurité modernes et outils de protection de la vie privée.
Noyau Linux (Kernel + Drivers)	~15	~38-42	Noyau reste stable, mais explosion vient des pilotes (drivers) pour GPU IA et nouveaux processeurs SoC.
Windows	~60	~100+	Windows 11 et ses successeurs intègrent désormais des couches massives pour la compatibilité, Linux, Android et les sous-systèmes IA (Copilot).
Google (Totalité des services)	~2 Milliards	~5+ Milliards	Inclut l'intégralité du "monorepo" : recherche, YouTube, Android et les modèles LLM de base Gemini et leurs infrastructures.

Obsolescence très rapide du matériel (**18 mois**) : il faut être le premier sur le marché



Plus grand le délai d'introduction d'un produit sur le marché, plus grandes seront les pertes de vente. (**time-to-market**)

Les grandes tendances de la technologie

Loi de Moore

- Dimensions technologiques réduites de 16%/an
Densité de transistors X 1.35/an
 - Augmentation de la taille des circuits de 5 à 10%/an
- **Le nombre de transistors/circuit croît de 40 à 45%/par an** (×2 tous les 22 à 24 mois)


Loi de Moore (Gordon Moore, né en 1929) - (lois empiriques)


- **1965/1975** -> Circuit (doublement chaque année - 1965)
- puis microprocesseur (tous les 18 mois - 1975)

Pour les mémoires l'augmentation est similaire, mais se réduit :

- ×2 tous les **1,5** an dans les années 90
- ×2 tous **les ans** dans les années 2000
- ×2 tous les **2 à 3** ans actuellement

Nombre de transistors/processeur






Source: ITRS 2011 Edition

Dimensionnement des transistors

Les grandes tendances de la technologie

(cont.)

Loi de Moore



FinFET : canal vertical "fin", grille sur 3 côtés.

GAA : plusieurs nanosheets empilées, grille tout autour.

CFET : Empilement NMOS au-dessus du PMOS

FinFET

GAA

CFET

MAIS....

Maille de silicium : 0,543nm

Actuellement (2026) gravure à 5nm : un canal fait de 20 atomes (10nm) à 10 atomes (5nm) !

Nombreux problèmes de gravure, fiabilité, dispersion lors du dopage (10^{-2} – 10^{-5}), effet tunnel, etc

Limites physiques de l'effet transistor en dessous de 2–3 nm. **Fin de la loi de Moore dans quelques années (≈ 2025)².** (sauf rupture technologique)

²Intel a annoncé 18 Ångströms fin 2025 (1,8 nm).

Loi de Rock (Arthur ROCK né en 1926) (ou seconde loi de Moore)

« *Le coût d'une usine de fabrication de circuits semiconducteurs³ double tous les 4 ans.* »

Augmentation exponentielle des coûts de fabrication Actuellement $\approx$
15G\$/usine

³parfois appelée «fonderie de silicium »

L'évolution de performance des processeurs est la combinaison du progrès technologique et des améliorations architecturales.

$$t_e = n_i \times \overline{\text{CPI}} \times T_c$$

(formule de Hennessy-Patterson)⁴

t_e temps d'exécution d'un programme

n_i nombre d'instructions exécutées

CPI nombre moyen de cycles par instruction

T_c temps de cycle

A la fin du XXe siècle amélioration globale des performances de près de 50%/an.


MAIS...

⁴ John HENNESSY, né en 1952 et David PATTERSON, né en 1947.

Les grandes tendances de la technologie

(cont.)

Performances des processeurs



Source: Computer Architecture, A Quantitative Approach by Hennessy and Patterson


Jusqu'en 2000, augmentation systématique des performances de 50%/an

Il suffisait d'attendre les améliorations technologiques pour avoir un programme plus rapide.

The free lunch is over (Herb SUTTER 2005)

L'amélioration technologique permettait l'amélioration des performances :

- en augmentant la fréquence des processeurs grâce à des transistors plus petits
- en améliorant les architectures des processeurs grâce à un nombre plus important de transistors :
 - pipeline,
 - exécution dans le désordre, parallélisme d'instruction (superscalaires, VLIW),
 - exécution spéculative,
 - élargissement des chemins de données : 8 bits, puis 16, 32, 64 (et même 128 à 512 bits en parallélisme de données),
 - parallélisme de données (SIMD)
 - *multithreading*
 - ajout de caches L1, puis L2, et L3 dans les processeurs
 - etc



Depuis ≈ 2005 ,

stagnation des performances
des processeurs

— performance/cycle (un
seul thread)

— fréquence d'horloge

— puissance consommée

- Transistors(milliers) (loi de Moore)
- Performances/1 thread (SpecINT $\times 10^3$)
- Fréquence (MHz)
- *— Puissance (Watts)

SPECint, benchmark
standard de performance
CPU

Il s'avère que :


- l'augmentation de fréquence se heurte au problème de la consommation. Doubler la fréquence revient à quadrupler la consommation (à cause de l'augmentation de tension qui **accroît le courant de fuite des transistors**). (**power wall**)
- il n'y a plus beaucoup de progrès architecturaux exploitables sur un processeur (**ILP wall**)⁷
- la différence entre performances des mémoires et des processeurs ne fait que s'accroître (**memory wall**)

power wall - **ILP wall** - **Memory wall**

⁷ILP : *Instruction level parallelism*

Les *murs* de l'architecture: *Memory wall*

Evolution technologique comparée des processeurs et des mémoires



Lors de l'amélioration de la technologie, on va chercher à **augmenter** la taille des mémoires.

Cette augmentation de taille compense en grande partie l'accélération obtenue par le progrès technologique.


L'accès mémoire nécessite de 50 à 200 cycles sur un processeur actuel...

On peut faire :


- des mémoires de grande taille lentes
- des mémoires de petite taille rapides
- mémoire cache (Voir Hiérarchie mémoire)

Complexité croissante de la hiérarchie mémoire : caches L1, L2, L3, mémoire principale


386




Pentium




Pentium Pro



Pentium III



Pentium 4



Les *murs* de l'architecture : *Power wall*

La puissance consommée est un problème majeur dans plusieurs applications :

- Equipements nomades
- *Data-centers* (en 2013, 4% de l'énergie électrique produite aux USA, 20% de croissance/an)
 - Actuellement, elle représente 2 à 3% de la consommation mondiale, soit environ 560 TWh des plus de 22 500 TWh produites
 - consommation d'eau : ~ 600 000 m³ par an
- Objets connectés

Les murs de l'architecture : *Power wall*

Indicateur	Données historiques	État en 2026
Consommation mondiale	~560 TWh (2-3 %)	> 1 000 TWh (4-6 %)
Croissance USA	20 % / an	Maintenue / Accélérée
Refroidissement	~600 000 m ³ / an (600 millions de litres)	- Un complexe standard de 100 MW dédié à l'IA, la consommation peut atteindre 2,5 millions de m³ par an. - Stress hydrique critique



L'Hydrogène : Possède la densité énergétique par masse la plus élevée (environ 40 000 Wh/kg), ce qui en fait un candidat idéal pour l'allègement des systèmes.

Sa densité par volume est très faible, même sous forme liquide, ce qui pose des problèmes de stockage encombrant.

Les batteries

1950 : **40 Wh/kg** (Plomb acide)

1978(concept)/1992(commerc.) : **90 Wh/kg**, (Lithium-Ion)


2000 : **140 à 160 Wh/kg** . (Lithium-Polymère)

2002 : **190 à 250 Wh/kg** (Lithium-Ion-NiCoAl)

2013 (lithium-air) : **1700 - 2400 Wh/kg** (expérimental)

Essence : **14000 Wh/kg**

L'évolution de la technologie entraîne une amélioration des temps de traversée des portes.



Réduction du temps de traversée des portes, **mais l'augmentation de fréquence de fonctionnement est limitée par la consommation** (et les problèmes de **synchronisation à très haute fréquence**).

Puissance consommée dans un circuit synchrone

$$P \approx \frac{C \times V^2}{T}$$

C capacité totale à commuter,

V tension d'alimentation,

T période d'horloge.

Réduction des dimensions => **Impact sur l'augmentation de la capacité C**

Impact sur la période d'horloge

Liée au plus grand temps de traversée de portes entre deux fronts d'horloge.
(chemin critique)


Technologie améliorée d'un facteur 2 $\Rightarrow$ **Puissance multipliée par 4 !!!!** (à V constant)

$$P_{\text{nouveau}} = (2 \cdot C) \cdot V^2 \cdot (2 \cdot f) = 4 \cdot (C \cdot V^2 \cdot f) = 4P$$


Actuellement, un CPU d'un ordinateur de bureau consomme 40 W.
Un GPU peut dépasser les 200 W.

Les courants de fuite (*subthreshold leakage*)

Avec la réduction des dimensions technologiques, il y un courant de fuite même pour un transistor qui ne conduit pas.



Forte augmentation de la **densité de puissance** par unité de surface
Problème majeur (évacuation de la chaleur, possibilité de destruction des transistors)



A terme la dissipation risque d'être le facteur limitant de l'intégration; «*dark silicon*⁸ »

Fort ralentissement de la loi de Koomey (*la quantité de calcul par Joule double tous les deux ans*)

⇒ Forte augmentation de la puissance à dissiper.

Possibilité d'intégrer un grand nombre de processeurs par circuits, *mais* on ne pourra en activer qu'une partie pour limiter la dissipation thermique

Pourrait atteindre $\approx 80\%$ en 3nm. Très forte limite des performances.
Peut pousser à l'utilisation de **processeurs très spécialisés...**

⁸ Dark Silicon and the End of Multicore S Hadi ESMAeiLzADeh et al., ISCA 2011

Une des meilleures solutions pour réduire la consommation est le *parallélisme*.

Supposons que l'on ait certaines performances sur un processeur.

Utilisation de deux processeurs pour avoir les **mêmes** performances,

→ réduction fréquence par deux

(et donc réduction tension d'alimentation, consommation).

A performances données, la puissance **diminue** avec le parallélisme

L'utilisation de processeurs parallèles permet également de lutter contre le mur du parallélisme d'instruction (*ILP wall*).

Présent dans la totalité des architectures actuelles.


- Multicoeurs (parallélisme symétrique).
Quasi généralisé dans les processeurs pour PC et les systèmes embarqués
- Parallélisme au sein des processeurs : parallélisme d'instruction, parallélisme SIMD (traitement parallèle de données)
- Utilisation de processeurs graphiques à parallélisme massif pour le calcul (GP¹-GPU)
- Systèmes hétérogènes. Réunion sur un même circuit de processeurs, GPU, systèmes parallèles spécialisés, DSP, etc.
- Intégration de processeurs et de matériel programmable (FPGA)

Welcome to the parallel jungle! (Herb SUTTER 2012)

¹GP-GPU : *General-purpose computing on graphics processing units*

Parallélisme dans les processeurs pour PC.

- *hyperthreading*
- *multicoeurs/manycores (de dizaines à des milliers de coeurs)*




Processeur core i7 d'Intel (ont de deux à plus de dix cœurs selon gamme/génération)

multithreads et multiprocesseurs

Processeur *multithread*


proc. log. 1 proc. log. 2



2 *proc. logiques* / *proc. physique*


Processeur *multicoeurs*

proc. phys. 1 proc. phys. 2



Mémoire principale

Parallélisme en systèmes embarqués





PTM : Program Trace Macrocell

MPPA de Kalray avec 256 processeurs (**Massively Parallel Processor array**).

Les processeurs graphiques (GPU) donnent une puissance de calcul considérable pour des problèmes **réguliers**.

Theoretical GFLOP/s





Microarchitecture de la série Fermide NVidia

Existent en version embarquée avec une faible consommation ($\approx 10W$) (Tegra). Ces versions intègrent des processeurs *arm* et un GPU détaillé réduite (256-512 coeurs)


SFU : Special functional Unit
LD/ST : Load/Store Unit

Le spectre d'implémentation

ASIC	Processeur	Reconfigurable
• Circuit intégré dédié à une application • Hautes performances • Consommation réduite • Long et coûteux à développer	• Processeurs généralistes / Spécialisés • Programmable Flexible • Non optimisé pour une application	FPGA Bon compromis Permet de mélanger sur un circuit matériel et processeurs


ASIC → Application-Specific Integrated Circuit


Microcontrôleurs Intègrent des processeurs de plus en plus performants
+ RAM/ROM+ E/S



Microcontroller Global Market Report 2025

The Business Research Company






IPU : Infrastructure processor Unit

TDA2X (TI)
(véhicules dit intelligents)

- 2×ARM Cortex-A15
+ 2× ARM Cortex-M4(IPU)
- 2×DSP C66x
- 2×GPU
- 4×accélérateurs pour traitement d'images

intro-001




TDA4VH-Q1 pour le SDV

Fusionne les données de 12 caméras, 5 radars et 1 LiDAR en temps réel

Le spectre d'implémentation

Systèmes hétérogènes

(cont.)





IMX8M+ de freescale (nxp)

- 4 ARM Cortex A-53
- 1 ARM Cortex M7
- Processeur neuronal NPU 2.3 TOPS
- GPU 16 GFLOPS
- 2 processeurs d'images 375 MPixels/s
- 4 DSP Tensilica HiFi

Systems on chip intégrant des opérateurs matériels spécifiques


STarGRID SoC platform



Le système nexperia (Phillips)

smart-metering and smart-grid application

Les circuits programmables FPGA (xilinx, altera, lattice,...)



blocs logiques pour mettre en oeuvre la logique combinatoire et séquentielle (CLB : *configurable logic blocs*)

blocs logiques spéciaux en périphérie du circuit pour les connexions avec l'extérieur

canaux de routage pour connecter les CLB entre eux et aux entrées-sorties

Les familles de FPGA les plus récentes (Virtex (Xilinx/AMD), Stratix (Altera/Intel)):


- Intègrent des blocs logiques programmables sophistiqués
- Comprennent des blocs de mémoire (jusqu'à 500Mo)
- Ont des possibilités de calcul élevées (blocs DSP multiplieur-accumulateurs flottants).
Puissance de calcul crête $\approx 10\text{--}20$ Tflops
- Mise en œuvre avec des langages de haut niveau (open-CL)

Il peuvent :

- mettre en œuvre des processeurs *softcore* personnalisables (*customisables*) (nios, microblaze).
- intégrer un ou plusieurs processeurs *hardcore* (Arm)

Productivity-Design gap

La capacité potentielle des circuits croît plus vite que la productivité des concepteurs



Etat de l'art(2022)

Transistors $\times 10^9$

M3 Ultra : Soc-ARM (big.LITTLE) 20 cœurs	20	5nm
CPU : AMD Epyc Rome 64 cœurs	32	7 nm
GPU : Nvidia A100 (Ampere) (6912 CUDA Cores)	54	7nm
FPGA : Xilinx Virtex ultrascale+	35	16nm
Mémoire (DDR5) : 512Gb	600	10nm

Performances crête maximales théoriques (TFlops)

CPU (skylake) (DP avec AVX-512 et 2 $\times$ FMA) (/cœur)	0.1
CPU Arm Cortex A72 (DP avec Neon)	0.006
(/cœur) GPU (7000 SM) (DP)	18
avec tensor cores (SP) (Volta, Turing, Ampere)	150
FPGA (SP)	20


FMA : Fused multiply-add

Débit mémoire maximum (Go/s)


CPU	100
GPU	600




Etat de l'art(2022)







Orange Pi AI Station Ascend 310 et 176 TOPS



Ascend Architecture



Ascend 310

High Power Efficiency

Ascend-Mini
Architecture: DaVinci
FP16: 8 TeraFLOPS
INT8: 16 TeraOPS
16 Channel Video Decode – H.264/265
1 Channel Video Encode – H.264/265
Power: 8W
Process: 12nm




Ascend 910

High Computing Density

Ascend-Max
Architecture: DaVinci
FP16: 256 TeraFLOPS
INT8: 512 TeraOPS
128 Channel Video Decode – H.264/265
Power: 350W
Process: 7+ nm EUV

Le futur ...

Majorana 1



- La **Majorana 1** (février 2025) est la première puce quantique au monde dotée d'une architecture *topologique.

- Origine du Nom : hommage au **physicien italien Ettore Majorana** qui a théorisé en 1937 les particules dont Microsoft mime aujourd'hui le comportement (les "modes zéro de Majorana") pour stocker l'information

*C. Nayak et al., "Non-Abelian anyons and topological quantum computation" (2008), C. Nayak, S. H. Simon, A. Stern, M. Freedman, S. Das Sarma, Reviews of Modern Physics, 80, 1083 (2008).

Conclusion

- Evolution très rapide des systèmes embarqués
- Importance du parallélisme
- Intégration de FPGA et de calcul embarqué
- Apparition de *system-on-chip* hétérogènes